메인으로

[디지털데일리 김문기 기자] “AI 시대의 반도체 생산을 위한 패키징 역시 생산능력을 높이기 위한 노력이 지속되고 있다. 네패스는 실리콘 인터포저 대비 팬아웃(FO) 패키징 기술을 통해 생산성뿐만 아니라 원가경쟁력도 가져갈 수 있도록 노력하고 있다. 2.5D 패키징을 커버하고 여러가지 칩들을 한 패키지 안에 넣을 수 있는 기술 등 투트랙으로 여러 서비스를 제공하고자 한다.”

김종헌 네패스 기술개발본부장은 21일 오후 1시부터 서울 여의도 전경련회관 FKI 타워 컨퍼런스센터 3층 다이아몬드홀에서 개최된 ‘제2회 DIC(DigitalDaily Industry Conference) 2024’에서 ‘고성능 제품에서 첨단 패키징 기술의 동향과 역할’을 주제로 네패스의 경쟁력과 관련해 이같이 말했다.

김 본부장은 “현재 반도체 시장은 전략이 아니라 전쟁과 같은 양상이며, 자국화되고 있기 때문에 우리가 잘할 수 있는 것에 집중해야 한다”라며, “첨단 패키징 분야 역시 마찬가지”라고 운을 땠다.

그는 무어의 법칙을 따르기엔 부담감이 상당하다고 지적했다. 2년마다 2배의 스케일링을 따라가야 하는 무어의 법칙의 곡선이 꺾였다는 것. 기존 칩을 디자인해서 잘 동작하는지 알기 위해서는 약 5억불이 필요했다. 또 웨이퍼 하나를 만들기 위해서는 3~4천만원이 필요하다. 비용적인 면도 그렇지만 제조적 어려움과 긴 개발기간이 발목을 잡는다.

<사진= 네패스>

<사진= 네패스>

- 하략 - 

[원문보기 = 디지털데일리]